摩尔定律既已失效，我们该用什么方法衡量半导体进步？
|
在三者当中，DL应该是大家最熟悉的一种，因为自第一批集成电路出现以来，人们一直在计算芯片上的晶体管数量。虽然听起来简单，但事实并非如此。处理器上不同类型的电路在密度方面一直有所差别，而这很大程度上是受到设备互连机制的影响。逻辑芯片中最密集的部分通常是构成处理器调整缓存的SRAM存储器，数据被存储于其中以供快速重复访问。这些调整缓存以六晶体管单元的大型阵列形式存在，凭借着明确的规则性而可以进行紧密封装。在这项指标当中，迄今为止报告的DL最大值应该是台积电以5纳米制程工艺制造的135 MB SRAM阵列，其每平方毫米封装有2.86亿个晶体管。如果使用LMC命名法，那么该芯片应被称为286M。 在另一方面同，逻辑块要比嵌入其中的SRAM更为复杂、更不统一且密度更低。因此，仅权限SRAM判断技术水平可能不够公平。2017年，时任英特尔公司高级研究员的Mark Bohr提出了一种使用其他常见逻辑单元的密度加权计算公式。该公式着眼于简单且普遍存在的双输入、四晶体管与非门结构，外加一套同样常见但更为复杂的电路（即扫描触发器）中的单位面积晶体管数。在典型设计中，公式会根据其中的小栅极、大单元比例对各项元素进行加权，借此计算出每平方毫米中的晶体管数量。Bohr当时提到，SRAM的密集非常大，应该被划分为“论外”产物。 AMD公司高级研究员Kevin Gillespie指出，AMD公司在内部就曾使用过类似的衡量指标。他表示，任何不考虑设备连接方式的性能指标都不可能足够准确。 实际上，根据ARM公司Cline的说法，ARM方面放弃了使用单一指标的想法，转而考虑从完整的处理器设计方案中提取电路功能块的密度。他表示，“我认为面对多种多样的硬件应用，不可能存在一种适用于所有方案的逻辑密度指标，”因为不同类型的芯片与系统间存在着巨大的差异。他指出，不同类型的处理器（CPU、GPU、神经网络处理器、数字信号处理器等）有着完全不同的逻辑与SRAM比率。 最后，LMC的发起者们并没有指定特定的DL测量方法，而决定将其留给业界讨论。 DM的测量则相对简单。目前，主存储器通常是指DRAM，因为其价格低廉、耐用性高而且读写速度相对较快。 DRAM单元由单一晶体管构成，该晶体管负责控制指向将比特存储为电荷的电容器的访问操作。由于电荷会随时间推移而泄漏，因此必须定期刷新各单元。目前的电容器建立在硅片上方的互连层中，因此密度不仅受到晶体管尺寸的影响，同时也受到互连几何形状的影响。LMC集团在已发表的论文中找到的最高DM值出自三星之手。三星公司于2018年详细介绍了其最新DRAM技术，密度可达每平方毫米200 M（2亿）个单元。 但DRAM不可能长久霸占主存储器的宝座。当今，磁阻RAM、铁电RAM、电阻式RAM以及相变RAM等替代性存储技术已经投入商业生产，其中一些被嵌入处理器本体，也有一些作为独立芯片存在。 更重要的是，在主存储器与逻辑之间提供充足连接，已经构成当今计算系统的一大主要瓶颈。DC所关注的处理器与内存间互连性能，以往主要由封装技术（而非芯片制造技术）所决定。与逻辑密度及存储器密度相比，DC在过去几十年的发展中一直没能得到特别显著的改善。取而代之的是，随着新型封装技术的出现与改进，DC也表现出同步的跳跃式发展。以过去十年为例，单芯片单片系统（SoC）开始让位给在硅中介层上紧密结合的大量小芯片（即所谓2.5D系统）或者以3D形式堆叠排列的小芯片。目前台积电集成芯片系统采用的3D芯片堆叠技术在DC方面表现最强，每平方毫米可容纳12000条互连。 但是，DC不一定需要把逻辑接入独立的存储芯片。在某些系统中，主存储器采用全嵌入式设计。以Cerebras Systems的机器学习大型芯片为例，其中使用的就是嵌入至单一大型芯片逻辑核心附近的SRAM。 LMC发起者们提出，如果将这表现最抢眼的三项参数统一到同一套系统中，那么DL、DM及DC可以表示为260M、200M、12K。 英特尔公司CTO Michael Mayberry认为，用一个数字描述半导体节点先进性的时代早就已经结束了。而他在原则上也更支持那些更具系统全面衡量能力的指标设计。他表示，“即使不完美，我们仍然应该努力达成共识，找到一种比当前制程节点更准确的半导体发展描述方式。” 他希望LMC能够进一步扩展自身涵盖范围，包括指定要测量的内容与具体方式。例如，在DM值方面，Mayberry表示其应该特指与处理器处于同一芯片封装之内的存储器。他补充道，对于“主存储器”的具体归类方式可能也需要作出调整。未来，处理器与数据存储设备之间可能存在多层存储。例如，英特尔与美光联手打造的3D XPoint存储器就是一种非易失性系统，其定位介于DRAM与存储之间。 此外，基于密度的指标（例如LMC）与基于光刻的指标（例如GMT）均与代工厂及存储芯片制造商的客户们关系不大。AMD公司的Gillespie表示，“密度很重要，但性能、功能以及成本同样重要。”Mayberry也补充道，每种芯片设计都需要在这四项因素之间做出权衡，因此“没有哪个单一数字能够准确反映也节点的性能水平。” 全球第三大DRAM制造商美光科技高级研究员兼副总裁Gurtej Singh Sandhu指出，“目前，内存与存储层面最重要的指标仍然是每比特成本。此当然，其他一些与市场应用紧密相关的性能因素也非常重要。” 也有一派观点认为，目前并不需要提出新的指标。GlobalFoundries公司工程技术与质量高级副总裁Gregg Bartlett表示，这些措施“实际上只在以尺寸缩小为主导的场景下才适用。”该公司于2018年决定放弃对7纳米制程工艺的追求。这个级别上的客户与应用数量有限，与半导体行业的总体方向关系也不大。目前，只有英特尔、三星以及台积电在继续追求CMOS逻辑节点的制程突破，但全球半导体制造收入中的大部分比例都与此毫无关系。 Bartlett则认为，CMOS逻辑与专用技术（例如嵌入式非易失性存储器与毫米波无线电）的集成将决定半导体行业的未来，相比之下尺寸缩小就显得意义有限了。 （编辑：广州站长网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
